Specifo
| T5L0 ASIC | T5L0 ASIC estas malalt-potenca, kostefika, GUI kaj aplikaĵo tre integra unu-blata dukerna ASIC desegnita de DWIN Technology por malgrand-granda LCD kaj amase produktita en 2020. | ||
| Koloro | 262K koloroj | ||
| LCD-Tipo | IPS-TFT-LCD, | ||
| Rigarda Angulo | Larĝa rigardanta anĝelo, tipa valoro de 85°/85°/85°/85° (L/R/U/D) | ||
| Rezolucio | 480×854 | ||
| Kontraŭlumo | LED | ||
| Brilo | DMG85480F050_01WN:400nit DMG85480F050_01WTC:350nit DMG85480F050_01WTCZ01:350nit DMG85480F050_01WTCZ02:100nit | ||
| Tajpu | CTP (kapacitiva tuŝpanelo) | ||
| Strukturo | G+G strukturo | ||
| Tuŝa Reĝimo | Subtena punkto tuŝu kaj trenu | ||
| Surfaca Malmoleco | 6H | ||
| Luma Transdono | Pli ol 90% | ||
| Vivo | Pli ol 1,000,000 fojojn tuŝas | ||
| Potenca Tensio | 3.6~5.5V, tipa valoro de 5V | ||
| Operacia Fluo | VCC=5V, maksimuma kontraŭlumo, 300mA | ||
| VCC=5V, kontraŭlumo malŝaltita, 95mA | |||
| Labora Temperaturo | -10 ℃ ~ 60 ℃ | ||
| Tenada Temperaturo | -20 ℃ ~ 70 ℃ | ||
| Labora Humideco | 10% ~ 90% RH, tipa valoro de 60% RH | ||
| Uzantinterfaco | 50Pin_0.5mm FPC | ||
| Baudrate | 3150~3225600bps | ||
| Eliga Tensio | Eligo 1;3.0~3.3 V | ||
| Eligo 0;0~0.3 V | |||
| Eniga Tensio （RXD） | Enigo 1；3.3V | ||
| Enigo 0；0~0.5V | |||
| Interfaco | UART2: TTL; UART4: TTL;（Nur havebla post OS-agordo） UART5: TTL; (Nur havebla post OS-agordo | ||
| Formato de Datumoj | UART2: N81; UART4: N81/E81/O81/N82; 4 reĝimoj (OS-agordo) UART5: N81/E81/O81/N82; 4 reĝimoj (OS-agordo) | ||
| Pinglo | Difino | I/O | Funkcia Priskribo |
| 1 | 5V | I | Elektroprovizo, DC3.6-5.5V |
| 2 | 5V | I | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | I | 5 eniga ADC-oj.12-bita rezolucio en kazo de 3.3V elektroprovizo.0-3.3V eniga tensio.Krom AD6, la ceteraj datumoj estas senditaj al OS-kerno per UART3 en reala tempo kun 16KHz-specimena indico.AD1 kaj AD5 povas esti uzataj en paralelo, kaj AD3 kaj AD7 povas esti uzataj paralele, kio egalas al du 32KHz specimenaj AD.AD1, AD3, AD5, AD7 povas esti uzataj paralele, kio egalas al 64KHz specimena AD;la datenoj estas sumigitaj 1024 fojojn kaj tiam dividitaj per 64 por akiri 64Hz 16bit AD-valoron per trospecimeno. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD1 | I | |
| 11 | +3.3 | O | 3.3V eligo, maksimuma ŝarĝo de 150mA. |
| 12 | SPK | O | Ekstera MOSFET por stiri zumilon aŭ laŭtparolilon.La ekstera 10K-rezistilo devas esti tirita malsupren al la grundo por certigi, ke la ŝaltado estas malalta nivelo. |
| 13 | SD_CD | I/O | SD/SDHC-interfaco, La SD_CK ligas 22pF-kondensilon al GND proksime de la SD-karta interfaco. |
| 14 | SD_CK | O | |
| 15 | SD_D3 | I/O | |
| 16 | SD_D2 | I/O | |
| 17 | SD_D1 | I/O | |
| 18 | SD_D0 | I/O | |
| 19 | PWM0 | O | 2 16-bita PWM-eligo.La ekstera 10K-rezistilo devas esti tirita malsupren al la grundo por certigi, ke la ŝaltado estas malalta nivelo.La OS-kerno povas esti kontrolita en reala tempo per UART3 |
| 20 | PWM1 | O | |
| 21 | P3.3 | I/O | Se vi uzas RX8130 aŭ SD2058 I2C RTC por konekti al ambaŭ IO-oj, SCL devus esti konektita al P3.2, kaj SDA konektita al P3.3 paralele kun 10K-rezistilo-tiro ĝis 3.3V. |
| 22 | P3.2 | I/O | |
| 23 | P3.1/EX1 | I/O | Ĝi povas esti uzata kiel ekstera interrompo 1 enigo samtempe, kaj subtenas ambaŭ malalttensia nivelo aŭ malantaŭa rando interrompo reĝimoj. |
| 24 | P3.0/EX0 | I/O | Ĝi povas esti uzata kiel ekstera interrompo 0 enigo samtempe, kaj subtenas ambaŭ malalta tensio-nivelo aŭ malantaŭa rando interrompo reĝimoj. |
| 25 | P2.7 | I/O | IO-interfaco |
| 26 | P2.6 | I/O | IO-interfaco |
| 27 | P2.5 | I/O | IO-interfaco |
| 28 | P2.4 | I/O | IO-interfaco |
| 29 | P2.3 | I/O | IO-interfaco |
| 30 | P2.2 | I/O | IO-interfaco |
| 31 | P2.1 | I/O | IO-interfaco |
| 32 | P2.0 | I/O | IO-interfaco |
| 33 | P1.7 | I/O | IO-interfaco |
| 34 | P1.6 | I/O | IO-interfaco |
| 35 | P1.5 | I/O | IO-interfaco |
| 36 | P1.4 | I/O | IO-interfaco |
| 37 | P1.3 | I/O | IO-interfaco |
| 38 | P1.2 | I/O | IO-interfaco |
| 39 | P1.1 | I/O | IO-interfaco |
| 40 | P1.0 | I/O | IO-interfaco |
| 41 | UART4_TXD | O | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | O | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | I/O | IO-interfaco |
| 46 | P0.1 | I/O | IO-interfaco |
| 47 | CAN_TX | O | CAN interfaco |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | O | UART2 (UART2 seria haveno de OS-kerno) |
| 50 | UART2_RXD | I |
